TTLOC门(集电极开路门)的输出端可以直接相连,实现线或。 A.正确B.错误正确答案:错误
TTL集电极开路门输出为1时,通过外接电源和上拉电阻提供高电平输出电流。
浏览:611TTL集电极开路门输出为1时,通过外接电源和上拉电阻提供高电平输出电流。 A.正确B.错误正确答案:正确
集电极开路的OC门在正常工作时,需要外接上拉电阻和电源。
浏览:794集电极开路的OC门在正常工作时,需要外接上拉电阻和电源。 A.正确B.错误正确答案:正确
在晶体管T型等效电路中,高频情况下,集电极电阻远大于集电极势垒电容等效阻抗,因此并联情况下,集电极电阻可以忽略。
浏览:610在晶体管T型等效电路中,高频情况下,集电极电阻远大于集电极势垒电容等效阻抗,因此并联情况下,集电极电阻可以忽略。 A.正确B.错误 正确答案:正确
晶体管发射极电流,集电极电流,集电极电流之间满足()。
浏览:530晶体管发射极电流,集电极电流,集电极电流之间满足()。 A.基尔霍夫第一定律B.基尔霍夫第二定律C.戴维南定理D.叠加定理 正确答案:基尔霍夫第一定律
为减小BJT集电极延迟时间常数,可通过减小集电极串联电阻和集电极电容。()
浏览:458为减小BJT集电极延迟时间常数,可通过减小集电极串联电阻和集电极电容。() A.正确B.错误 正确答案:正确
为减小BJT集电结势垒区渡越时间,可通过增加集电区掺杂浓度,降低集电极电阻率,减小击穿电压。()
浏览:633为减小BJT集电结势垒区渡越时间,可通过增加集电区掺杂浓度,降低集电极电阻率,减小击穿电压。() A.正确B.错误 正确答案:错误
双极型晶体管的集电极延迟时间是由集电结扩散电容的充放电引起的。()
浏览:492双极型晶体管的集电极延迟时间是由集电结扩散电容的充放电引起的。() A.正确B.错误 正确答案:错误
少子在晶体管基区停留的平均时间为τb,但进入基区的少子必须经过一定的延迟时间τdel才能被集电极取走,因此被集电结取走的平均时间就变为τb+τdel()。
浏览:482少子在晶体管基区停留的平均时间为τb,但进入基区的少子必须经过一定的延迟时间τdel才能被集电极取走,因此被集电结取走的平均时间就变为τb+τdel()。 A.正确B.错误 正确答案:错误
在OCL乙类功放电路中,若最大输出功率为1W,则电路中功放管的集电极最大功耗约为()。
浏览:680在OCL乙类功放电路中,若最大输出功率为1W,则电路中功放管的集电极最大功耗约为()。 A.1W B.0.5W C.0.2W 正确答案:C