支持RISC-V处理器RV32I指令集的CPU Verilog源代码可以认为是IP A.正确B.错误正确答案：正确

Verilog语法类似于C语言 A.正确B.错误正确答案：正确

Verilog综合的最后输出是x86的二进制机器吗指令序列 A.正确B.错误正确答案：错误

C语言综合已经渐渐成为可能，已经出现可以使用的C综合工具 A.正确B.错误正确答案：正确

HDL语言已经成熟，近十年来，没有出现新的HDL语言 A.正确B.错误正确答案：错误

硬IP是HDL源码形式提供的，很容易进行设计修改。 A.正确B.错误正确答案：错误

在EDA技术术语中，IP是Internet Protocol（网际互连协议）的缩写 A.正确B.错误正确答案：错误

EDA工具不是一种软件，而是一个机械工具 A.正确B.错误正确答案：错误

整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。 A.正确B.错误正确答案：正确

Verilgo程序编写设计流程中的第一步：HDL文本输入 A.正确B.错误正确答案：正确

HDL是Hardware Description Language的缩写 A.正确B.错误正确答案：正确

EDA是英文Electronics Design Automation的缩写 A.正确B.错误正确答案：正确