下列代码含义为（），（*synthesis，keep*）wire i；
A.定义变量i为net类型B.规定变量i为测试端口，需要保留C.综合优化变量iD.为变量i定义引脚锁定正确答案：规定变量i为测试端口，需要保留
相关文章
双向端口在完成输入功能时，可以不使原来呈输出模式的端口呈高阻态。
双向端口在完成输入功能时，可以不使原来呈输出模式的端口呈高阻态。 A.正确B.错误正确答案：错误
下列代码含义为（），“input clk /*synthesis chip（）pin= “G21””
下列代码含义为（），“input clk /*synthesis chip（）pin= “G21”” A.定义变量clkB.设置时钟变量C.将时钟信号的引脚锁定到G21D.同步clk引脚到G21正确答案：将时钟信号的引脚锁定到G21
错误提示：Error(12007): Top-level design entity CNT4b is undefined可能是以下哪种错误；
错误提示：Error(12007): Top-level design entity CNT4b is undefined可能是以下哪种错误； A.变量类型定义错误B.变量CNT4b未定义C.未设置顶层实体D.顶层实体模块未定义正确答案：顶层实体模块未定义
module triBUS4(IN3,IN2,IN1,IN0,ENA,DOUT); input[3:0] IN3,IN2,IN1,IN0 ; input[1:0] ENA; output[3:0] DOUT; reg[3:0]DOUT; always @(ENA, IN0)if(ENA==2'b00)DOUT=IN0;（）else DOUT=4'hz; always @(ENA, IN1)if(ENA==2'b01)DOUT=IN1;（）else DOUT=4'hz; al
module triBUS4(IN3,IN2,IN1,IN0,ENA,DOUT); input[3:0] IN3,IN2,IN1,IN0 ; input[1:0] ENA; output[3:0] DOUT; reg[3:0]DOUT; always @(ENA, IN0)if(ENA==2'b00)DOUT=IN0;（）else DOUT=4'hz; always @(ENA, IN1)if(ENA==2'b01)DOUT=IN1;（）else DOUT=4'hz; always @(ENA, IN2)if(ENA==2'b10)DOUT=IN2;（） … 阅读详情>> "module triBUS4(IN3,IN2,IN1,IN0,ENA,DOUT); input[3:0] IN3,IN2,IN1,IN0 ; input[1:0] ENA; output[3:0] DOUT; reg[3:0]DOUT; always @(ENA, IN0)if(ENA==2'b00)DOUT=IN0;（）else DOUT=4'hz; always @(ENA, IN1)if(ENA==2'b01)DOUT=IN1;（）else DOUT=4'hz; al"
将256个正弦信号数据写入rom模块后，应设计一个几位的二进制计数器，来实现存储器的寻址？
将256个正弦信号数据写入rom模块后，应设计一个几位的二进制计数器，来实现存储器的寻址？ A.7B.8C.9D.256正确答案：8
