编译时出现了以下错误提示：Error(10170): Verilog HDL syntax error at dec4（）16x.v(5)near text 3;　expecting an identifier代码中的第5行为“output reg[15:0] 3yn”这里代码的错误可能是什么？