含清0控制的锁存器module LATCH3(CLK,D,Q,RST);output Q;input CLK,D,RST;（）Q;always@(D or CLK or RST)if(!RST)Q=0;else if(CLK)Q=D;endmodule空格处应该填入：
A.regB.inputC.RSTD.CLK正确答案：reg
相关文章
module CNT4(CLK,Q);（）output [3:0] Q; input CLK;reg（）Q1 ;（）always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;（）endmodule空格处应该填入：
module CNT4(CLK,Q);（）output [3:0] Q; input CLK;reg（）Q1 ;（）always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;（）endmodule空格处应该填入： A.regB.CLKC.Q1D.[3:0]正确答案：[3:0]
含同步复位控制的D触发器module DFF2(input CLK, input D, input RST, output reg Q);always@(posedge CLK)Q=（）?0:D;endmodule空格处应该填入：
含同步复位控制的D触发器module DFF2(input CLK, input D, input RST, output reg Q);always@(posedge CLK)Q=（）?0:D;endmodule空格处应该填入： A.CLKB.RSTC.QD.D正确答案：RST
module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DIN ;（）else（）=REG8[7:1]; assign QB = REG8[0] ; endmodule空格处应该填入：
module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DIN ;（）else（）=REG8[7:1]; assign QB = REG8[0] ; endmodule空格处应该填入： A.LOADB.DINC.QBD.REG8[6:0]正确答案：REG8[6:0]
含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)?（）:(CLK?D.Q);endmodule空格处应该填入：
含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)?（）:(CLK?D.Q);endmodule空格处应该填入： A.CLKB.DC.QD.0正确答案：0
将256个正弦信号数据写入rom模块后，应设计一个几位的二进制计数器，来实现存储器的寻址？
将256个正弦信号数据写入rom模块后，应设计一个几位的二进制计数器，来实现存储器的寻址？ A.7B.8C.9D.256正确答案：8
